数字よりも中身がすごいんです──ATI Technologiesが「R520」こと新GPU「RADEON X1000」シリーズ発表グラフィックスチップ(3/5 ページ)

» 2005年10月05日 22時14分 公開
[笠原一輝,ITmedia]

リングバスアーキテクチャの採用で仮想的な512ビットバスを実現

 RADEON X1000シリーズのもう1つの大きな特徴は、新しいメモリバスアーキテクチャにある。ATIが“リングバス”と呼ぶこの方式では、メモリコントローラの周辺にメモリが円上に配置されており、それぞれのメモリをリングバスと呼ばれる専用の双方向の256ビットバスで接続する形状をとっている。

 実際にメモリと接続されるのは、メモリコントローラそのものではなく「リングストップ」と呼ばれるリングバス上に接続されているアレイである、という点だ。実際の動作を見てみよう。GPUの演算器がメモリコントローラに対してアクセスする場合、まずメモリコントローラから目的のメモリが用意されているリングストップに対して要求が行われる。次にリングバスを経由して、GPUの演算器に近いリングストップへ転送が行われ、リングストップからGPUの演算器のデータが渡されるという流れになる。

 このリングバスのメリットは、GPUとメモリ間のピン数を減らすほか、メモリの高速動作が可能になる。実際、RADEON X1000シリーズでは、最高1.5GHzでGDDR3を動作できることになっている。なお、メモリは32ビットバス8チャネルという構成になっている。これも従来の言いかたをするのであれば「メモリバス幅は256ビット」ということになる。

RADEON X1800に実装された新しいメモリアクセス方法「リングバスアーキテクチャ」の構成

RADEON X1000シリーズのメモリインタフェースはX850と同じ256バス幅であるが、その構成は32ビット×8チャネルとなっている

Copyright © ITmedia, Inc. All Rights Reserved.

アクセストップ10

最新トピックスPR

過去記事カレンダー